11.2896MH分周実験

ルビジウムの11.2896MHzを44.1KHzに分周する回路ブレッドボードで試作しました。
結果的にはCMOSを3個とラインドライバ1個でそこそこ綺麗？な波形になるように調整することができたとは思いますが...ブレッドボードはただ単に大まかな動作を確認するということで実装に関してはレベルが低いです。ちゃんと組み直したときに綺麗な波形になっていれば成功ということでしょうれけれど。

ちなみにこの波形はActive Probe PBA2500を使ってHi-Res(BW=200MHz)モードで取っています。44.1KHzのクロックにしては十分な帯域と云って良いとは思いますしプローブの帯域がオシロの帯域より広いくらいなのでブルバンドで取ると必然的にノイズが多くなります。ワードクロックを受ける回路と伝送路が200MHz以上の帯域を持っていればインチキ波形だ！と云われでもしかたないですけれどね...

クロックの立ち上がり時間は約2.5nSです。おそらくは立ち上がり時間が短い程ジッタが少ない傾向があるはずでバッファにAC04などを使う方が有利になるはずです（1nS程度になりますね）が、2倍以上遅いラインドライバを使う理由は出力波形を綺麗にするためです。AC04の場合はオーバーシュートやリンギングが無視できない程大きかったように思います。

それにしても立ち上がる直前に1Vpp程度のリンギングが乗っているのでイヤな感じはぬぐえませんが...立ち上がってからは綺麗な波形だと思います。プローブのインピーダンスは100KΩなので今思えば75Ω終端で測定した方がよかったかなと...

ちなみにAC74のCLKに分周前の11.2896MHzを入力し1/256に分周したクロックをDataとしてQの立ち上がりを元のクロックに同期させる方法を取り入れましたが（リクロックと云うらしい）多少はノイズ（同時にジッタも）を減らすことができたようです。

分周にはAC393を使っていますが内部にはFFが多数あるため消費電流も大きく盛大にノイズが乗ってしまいます。AC393を複数使うなどして扱う周波数を分けで間にAC74などをかましてみるのもいいかもしれません（これは試していない）。

ちなみに分周回路の工夫もさることながら入力の波形整形回路の工夫も重要であることかわかります。ここがうまくいっていないとリクロックの動作も期待できません。

追記１：
カウンターで見る限りは出来損ないのルビジウムくらいのレベル？ではありますが非同期カウンターで分周した信号のリクロックには問題がないわけではありません。多段のFFを通ってくるので遅れが生じていて原発との位相ずれが無視出来なくなりそうです。在庫していると思っていて実は在庫がなくAC161は試していませんが分周は同期カウンターで行うべきなんでしょう。

追記２：
古いAC161が1個だけみつかったので前段AC161後段HC161のカスケードのカウンターで試してみたが思った以上にジッタが少なそうである。ゲート時間を10秒にすると11桁は安定しているように見えるが1秒で測定するとゆらぎは実際にはもっと多く安定しているのは10桁程度のようだ。

ロジック回路は実際に波形を見ると思った以上にノイズだらけなのでイヤになりますが...ときに低速のデバイスなどを使って回避するのも手かと...